平成24年度 春期 応用情報技術者試験 午前 問24
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は ±5% 以内に収まればよいものとする。
キーボード：1〜4 で解答 → 次の問題 ← 前の問題
正解と解説を見る
解答する前に解説を開いたので、この問題は「見て解いた」として記録します（正解数には入りません）。
正解：エ
分周器への入力は PLL1 の出力です。
- PLL1 の出力: 15 MHz × 8 ＝ 120 MHz（PLL2 で2逓倍すると CPU の 240 MHz になることとも一致します）
- 必要な分周比: 120 MHz ÷ 115 kHz ≒ 1043
1043 に最も近い2のべき乗は 2¹⁰ ＝ 1024 で，120 MHz ÷ 1024 ≒ 117.2 kHz となり，誤差 ＋1.9% で許容範囲（±5%）に入ります。
-
ア: 1/2⁴
誤り。120 MHz ÷ 16 ＝ 7.5 MHz で，115 kHz より大きすぎます。 -
イ: 1/2⁶
誤り。120 MHz ÷ 64 ＝ 1.875 MHz で，115 kHz より大きすぎます。 -
ウ: 1/2⁸
誤り。120 MHz ÷ 256 ≒ 469 kHz で，115 kHz の約4倍です。 -
エ: 1/2¹⁰
正しい。120 MHz ÷ 1024 ≒ 117.2 kHz で，115 kHz に対する誤差は約 ＋1.9% なので ±5% 以内に収まります。
答え
エ: 1/2¹⁰
出典：平成24年度 春期 応用情報技術者試験 午前 問24
