平成27年度 秋期 応用情報技術者試験 午前 問23
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
キーボード：1〜4 で解答 → 次の問題 ← 前の問題
正解と解説を見る
解答する前に解説を開いたので、この問題は「見て解いた」として記録します（正解数には入りません）。
正解：エ
分周器に入力されるのはPLL1の出力です。
- PLL1の出力：15MHz × 8 = 120MHz（PLL2で2逓倍して240MHzがCPUに供給されることとも一致します）
- 必要な分周比：120MHz ÷ 115kHz ≒ 1,043
選択肢の分周比で分周した結果を比較します。
-
ア: 1/2⁴
誤り。120MHz ÷ 16 = 7.5MHz となり，115kHzから大きく外れます。 -
イ: 1/2⁶
誤り。120MHz ÷ 64 = 1.875MHz となり，115kHzから大きく外れます。 -
ウ: 1/2⁸
誤り。120MHz ÷ 256 ≒ 469kHz となり，115kHzから大きく外れます。 -
エ: 1/2¹⁰
正しい。120MHz ÷ 1,024 ≒ 117.2kHz です。115kHzに対する誤差は約＋1.9%で，±5%（109.25〜120.75kHz）以内に収まります。
答え
エ: 1/2¹⁰
出典：平成27年度 秋期 応用情報技術者試験 午前 問23
