平成30年度 秋期 応用情報技術者試験 午前 問22
マイクロプロセッサの耐タンパ性を向上させる手法として,適切なものはどれか。
キーボード:1〜4 で解答 → 次の問題 ← 前の問題
正解と解説を見る
解答する前に解説を開いたので、この問題は「見て解いた」として記録します(正解数には入りません)。
正解:ウ
-
ア: ESDに対する耐性を強化する
誤り。静電気放電(ESD)への耐性強化は,故障を防ぐ信頼性向上の対策であり,内部の解析や改ざんを困難にする耐タンパ性の向上ではありません。 -
イ: チップ検査終了後に検査用パッドを残しておく
誤り。検査用パッドを残しておくと,そこから内部の信号にアクセスされて解析される手がかりになるため,耐タンパ性はむしろ低下します。 -
ウ: チップ内部を物理的に解析しようとすると,内部回路が破壊されるようにする
正しい。耐タンパ性とは,内部の情報を不正に読み出したり改ざんしたりする行為への耐性のことです。物理的な解析(パッケージの開封やプロービングなど)を検知すると回路やデータが破壊される仕組みは,代表的な耐タンパ技術です。 -
エ: 内部メモリの物理アドレスを整然と配置する
誤り。メモリを整然と配置すると構造が推測しやすくなり,解析が容易になります。耐タンパ性を高めるには,むしろ配置をランダム化・スクランブル化します。
答え
ウ: チップ内部を物理的に解析しようとすると,内部回路が破壊されるようにする
出典:平成30年度 秋期 応用情報技術者試験 午前 問22