令和4年度 春期 応用情報技術者試験 午前 問23
マイクロプロセッサの耐タンパ性を向上させる手法として,適切なものはどれか。
キーボード:1〜4 で解答 → 次の問題 ← 前の問題
正解と解説を見る
解答する前に解説を開いたので、この問題は「見て解いた」として記録します(正解数には入りません)。
正解:ウ
-
ア: ESD(Electrostatic Discharge)に対する耐性を強化する。
誤り。ESD耐性の強化はデバイスの信頼性向上には寄与しますが,耐タンパ性(不正解析や改ざんへの耐性)を直接向上させるものではありません。 -
イ: チップ検査終了後に検査用パッドを残しておく。
誤り。検査用パッドが残されていると,逆に解析や不正アクセスの手掛かりとなるため,耐タンパ性は低下します。 -
ウ: チップ内部を物理的に解析しようとすると,内部回路が破壊されるようにする。
正しい。これは「自己破壊型回路」などの耐タンパ技術の一例であり,物理的な解析や改ざんを試みた際に内部回路を破壊することで不正を防ぎます。 -
エ: 内部メモリの物理アドレスを整然と配置する。
誤り。整然としたアドレス配置は解析を容易にするため,耐タンパ性を低下させます。アドレスのランダム化などが耐タンパ性向上に有効です。
答え
ウ: チップ内部を物理的に解析しようとすると,内部回路が破壊されるようにする。
出典:令和4年度 春期 応用情報技術者試験 午前 問23